| Cadence Allegro SPB |
- 功能介绍
- 功能特点
- 设计流程
- Cadence Allegro SPB新功能介绍
|
| Capture原理图设计工作平台 |
- Design Entry CIS软件功能介绍
- 原理图工作环境
- 设置图纸参数
- 设置设计模板
- 设置打印属性
|
| 制作元器件及创建元器件库 |
- 创建单个元器件
- 创建复合封装元件
- 大元器件的分割
- 创建其他元器件
|
| 创建新设计 |
- 原理图设计规范
- Capture基本名词术语
- 建立新项目
- 放置元器件
- 创建分级模块
- 修改元器件序号与元器件值
- 连接电路图
- 标题栏的处理
- 添加文本和图像
- 建立压缩文档
- 平坦式和层次式电路图设计
|
| PCB设计预处理 |
- 编辑元器件的属性
- Capture到Allegro PCB Editor的信号属性分配
- 建立差分对
- Capture中总线（Bus）的应用
- 原理图绘制后续处理
|
Allegro的属性设置
|
- Allegro的界面介绍
- 设置工具栏
- 定制Allegro环境
- 编辑窗口控制
|
| 焊盘制作 |
- 基本概念
- 热风焊盘的制作
- 通过孔焊盘的制作
- 贴片焊盘的制作
|
| 元器件封装的制作 |
- 封装符号基本类型
- 集成电路封装（IC）的制作
- 连接器（IO）封装的制作
- 分立元器件（DISCRETE）封装的制作
|
| PCB的建立 |
|
| 设置设计规则 |
- 间距规则设置
- 物理规则设置
- 设定设计约束（Design Constraints）
- 设置元器件/网络属性
|
| 布局 |
|
| 高级布局 |
- 显示飞线
- 交换
- 使用ALT SYMBOLS属性摆放
- 按Capture原理图页进行摆放
- 原理图与Allegro交互摆放
- 自动布局
- 使用PCB Router自动布局
|
| 敷铜 |
- 基本概念
- 为平面层建立Shape
- 分割平面
- 分割复杂平面
|
| 布线 |
- 布线的基本原则
- 布线的相关命令
- 定义布线的格点
- 手工布线
- 扇出（Fanout By Pick）
- 群组布线
- 自动布线的准备工作
- 自动布线
- 控制并编辑线
- 优化布线（Gloss）
|
| 后处理 |
- 重命名元器件序号
- 文字面调整
- 回注（Back Annotation）
|
| 加入测试点 |
|
| PCB加工前的准备工作 |
- 建立丝印层
- 建立报告
- 建立Artwork文件
- 建立钻孔图
- 建立钻孔文件
- 输出底片文件
- 浏览Gerber文件
- 在CAM350中检查Gerber文件
|
| Allegro其他高级功能 |
- 设置过孔的焊盘
- 更新元器件封装符号
- Net和Xnet
- 技术文件的处理
- 设计重用
- DFA检查
- 修改env文件
- Skill的程序安装及功能说明
- 数据库写保护
|
